Simone Sottocornola - CERN Indico
←
→
Trascrizione del contenuto della pagina
Se il tuo browser non visualizza correttamente la pagina, ti preghiamo di leggere il contenuto della pagina quaggiù
§ Eventi MOLTO rari § σHiggs < 1010σtot ! § Vincolo output ~1KHz § Capacità di storage ed analisi limitata! § Trigger: seleziona online gli eventi di interesse rigettando il fondo § Gli eventi rigettati sono persi per sempre!! § Trigger di ATLAS: § Architettura multilivello § L1: hardware, no dati da ID, 2.5 § HLT: software, 200 Sottocornola Simone 2
§ Eventi MOLTO rari § σHiggs < 1010σtot ! § Vincolo output ~1KHz O(1010) § Capacità di storage ed analisi limitata! § Trigger: seleziona online gli eventi di interesse rigettando il fondo § Gli eventi rigettati sono persi per sempre!! § Trigger di ATLAS: § Architettura multilivello § L1: hardware, no dati da ID, 2.5 § HLT: software, 200 Sottocornola Simone 3
O(105) § Eventi MOLTO rari § σHiggs < 1010σtot ! § Vincolo output ~1KHz § Capacità di storage ed analisi limitata! § Trigger: seleziona online gli eventi di interesse rigettando il fondo § Gli eventi rigettati sono persi per sempre!! § Trigger di ATLAS: § Architettura multilivello § L1: hardware, no dati da ID, 2.5 § HLT: software, 200 Sottocornola Simone 4
§ Eventi MOLTO rari § σHiggs < 1010σtot ! § Vincolo output ~1KHz § Capacità di storage ed analisi limitata! § Trigger: seleziona online gli eventi di interesse rigettando il fondo § Gli eventi rigettati sono persi per sempre!! § Trigger di ATLAS: § Architettura multilivello § L1: hardware, no dati da ID, 2.5 § HLT: software, 200 Sottocornola Simone 5
Run Anni L (cm-2s-1) Pile-up 1 2010-12 ∼7x1033 ∼20 2 2015-18 ∼1034 ∼25 § Aumento della luminosità richiesto per aumentare statistica 3 2021-23 ∼3x1034 ∼80 § Problemi: 4 2026-… ∼ 5-7 x1034 ∼ 140-200 § Aumento del numero di eventi sovrapposti (pile-up) § Mantenimento vincolo output ~1KHz § Necessario nuovo strumento di 1 5 20 selezione § FTK!! Sottocornola Simone 6
§ Sistema altamente parallelo (attualmente in commissioning) § Funzionamento: § Possibili tracce simulate a priori § Ogni combinazione di punti salvata in una Memoria Associativa (AM) § Ad ogni collisione tutti i punti inviati in parallelo a tutte le AM § La AM che ha la combinazione corretta ha trovato una traccia § Tracce fittate e spedite ad HLT in O(100 )!! Sottocornola Simone 7
§ Perché tanto importanti?? § Random Access Memory § Dati ricercabili per indirizzo: Dall'indirizzo ai dati § Content Adressable Memory § Dati ricercabili per contenuto in un singolo ciclo di clock: Dai dati all'indirizzo! § Massimo livello possibile di parallelismo § Riconoscimento di pattern “istantaneo” Sottocornola Simone 8
§ Perché tanto importanti?? § Random Access Memory § Dati ricercabili per indirizzo: Dall'indirizzo ai dati § Content Adressable Memory § Dati ricercabili per contenuto in un singolo ciclo di clock § Dai dati all'indirizzo! § Massimo livello possibile di parallelismo § Riconoscimento dei pattern “istantaneo” Sottocornola Simone 9
§ Catena di schede operanti in FTK DATA FLOW parallelo sui dati dall’Inner Detector x128 § 32+32x4 -> gestione dati in ingresso § 128x2 -> riconoscimento di patterm § 32 -> best fit § 2 -> immissione tracce in HLT § 8k AMChip - 2k FPGA x32 § 10k link § Necessari 8 Rack per contenere tutti gli elementi!! § Schede realizzate nelle università aderenti al progetto! § La maggior parte dell’elettronica è custom!! (Non si trova in commercio) x2 Pavia in FTK: x32 • Realizzazione sistemi di cooling delle board Sottocornola Simone 10 • Responsabilità dell’infrastruttura di software online
§ FTK progettato e testato separatamente in ogni componente § Commissioning significa installare il sistema e farlo funzionare nel suo insieme § Cosa tutt’altro che banale!! § Le schede devono riuscire a comunicare correttamente tra loro § NIENTE funziona out of the box!!!! Sottocornola Simone 11
§ Laboratorio dove viene testato il sistema § Test su singole board § Test di comunicazione tra board § Si controlla il corretto flusso di dati § Si correggono I bug firmware e software § Test della Slice § Fetta del sistema composta da una board di ogni tipo § …. e si aggiungono altre board Sottocornola Simone 12
§ Laboratorio dove viene testato il sistema § Test su singole board § Test di comunicazione tra board § Si controlla il corretto flusso di dati § Si correggono I bug firmware e software § Test della Slice § Fetta del sistema composta da una board di ogni tipo § …. e si aggiungono altre board Sottocornola Simone 13
§ Laboratorio dove viene testato il sistema § Test su singole board § Test di comunicazione tra board § Si controlla il corretto flusso di dati § Si correggono I bug firmware e software § Test della Slice § Fetta del sistema composta da una board di ogni tipo § …. e si aggiungono altre board Sottocornola Simone 14
§ Quando il sistema “sembra” stabile lo si porta in ATLAS § NB: Se funziona in Lab4 non è detto che funzioni anche in ATLAS!! § E si correggono altri bug… § WARNING: § Un crash di FTK in ATLAS può portare alla perdita di dati!! Sottocornola Simone 15
§ Quando il sistema “sembra” stabile lo si porta in ATLAS § NB: Se funziona in Lab4 non è detto che funzioni anche in ATLAS!! § E si correggono altri bug… § WARNING: § Un crash di FTK in ATLAS può portare alla perdita di dati!! Sottocornola Simone 16
CONTRIBUTO DEI GIOVANI FONDAMENTALE Sottocornola Simone 17
Sottocornola Simone 18
Nothing to report.. Sottocornola Simone 19
§ Sistema FTK attualmente in commissioning § Primo utilizzo in ATLAS previsto per settembre (FORSE J) § Contributi dei giovani sono fondamentali § Quasi tutti non strutturati § Ma ATLAS non finirà con Run2!! § Attività ATLAS prevista fino ~ 2040!! § Tanti nuovi upgrade saranno necessari (e.g. FTK++) Sottocornola Simone 20
21 Sottocornola Simone
§ Catena di schede operanti in parallelo sui dati dall’Inner Detector § 32 -> gestione dati in ingresso § 128 -> riconoscimento di patterm § 32 -> best fit § 2 -> immissione tracce in HLT § Necessari 8 Rack per contenere tutti gli elementi!! § Schede realizzate nelle università aderenti al progetto! § La maggior parte dell’elettronica è custom!! (Non si trova in commercio) Pavia in FTK: • Realizzazione sistemi di cooling delle board Sottocornola Simone • Responsabilità dell’infrastruttura di software online 22
§ Riduzione rate O(40000) § Attraverso architettura multilivello § Livello 1: § Trigger hardware § Dati a risoluzione ridotta da calorimetri e camere a muoni § Riduzione rate ~ 400 in 2.5 § HLT: § Trigger software § Dati da tutto il rivelatore a massima granularità § Riduzione rate ~ 100 in 200 Sottocornola Simone 23
§ Ricostruzione delle traiettorie combinando gli hit § Problema di calcolo combinatorio § Ingenti risorse computazionali richieste § Algoritmi già adesso non utilizzabili in modo massiccio § Il tempo di processamento diverge con la luminosità § HLT deve decidere in meno di 200 ms!! § Necessario nuovo strumento di selezione § Tracce in ingresso HLT necessarie § Tempo disponibile al nuovo strumento O(100 )!! Sottocornola Simone 24
§ Configurazione: § Carico i pattern nelle AM § Utilizzo: § Pattern da cercare inviato in parallelo a tutte le linee § Match: trovato pattern tra quelli caricati § Indirizzo del pattern trovato inviato in uscita § Le dimensioni della banca dei pattern è scalabile! § Basta aggiungere più AM Sottocornola Simone 25
§ Configurazione: § Carico i pattern nelle AM 1 0 1 0 1 § Utilizzo: § Pattern da cercare inviato in parallelo a tutte le linee 0 0 1 1 1 § Match: trovato pattern tra quelli caricati 0 1 1 1 1 § Indirizzo del pattern trovato inviato in uscita 1 1 1 0 0 § Le dimensioni della banca dei pattern è scalabile! § Basta aggiungere più AM Sottocornola Simone 26
§ Configurazione: § Carico i pattern nelle AM 1 0 1 0 1 § Utilizzo: § Pattern da cercare inviato in parallelo a tutte le linee 0 0 1 1 1 § Match: trovato pattern tra quelli caricati 0 1 1 1 1 § Indirizzo del pattern trovato inviato in uscita 1 1 1 0 0 § Le dimensioni della banca dei pattern è scalabile! § Basta aggiungere più AM Sottocornola Simone 27
§ Configurazione: § Carico i pattern nelle AM 1 0 1 0 1 § Utilizzo: § Pattern da cercare inviato in parallelo a tutte le linee 0 0 1 1 1 § Match: trovato pattern tra quelli caricati 0 1 1 1 1 § Indirizzo del pattern trovato inviato in uscita 1 1 1 0 0 § Le dimensioni della banca dei pattern è scalabile! § Basta aggiungere più AM Sottocornola Simone 28
§ Configurazione: § Carico i pattern nelle AM 1 0 1 0 1 § Utilizzo: § Pattern da cercare inviato in parallelo a tutte le linee 0 0 1 1 1 01 § Match: trovato pattern tra quelli caricati 0 1 1 1 1 § Indirizzo del pattern trovato inviato in uscita 1 1 1 0 0 § Le dimensioni della banca dei pattern è scalabile! § Basta aggiungere più AM Sottocornola Simone 29
§ Geometria del rivelatore a strati concentrici § Gruppi di canali accorpati in bin: riduzione granularità § Ad ogni evento particolari sequenze di bin colpiti (pattern) § Confronto tra lista dei bin e banca di pattern precalcolati § Selezione delle presunte tracce (road) § Fit, tramite FPGA, degli hit presenti nelle road e trasmissione dati ad HLT Sottocornola Simone 30
Canale Bin § Geometria del rivelatore a strati concentrici § Gruppi di canali accorpati in bin: riduzione granularità § Ad ogni evento particolari sequenze di bin colpiti (pattern) § Confronto tra lista dei bin e banca di pattern precalcolati § Selezione delle presunte tracce (road) § Fit, tramite FPGA, degli hit presenti nelle road e trasmissione dati ad HLT Sottocornola Simone 31
Canale Bin § Geometria del rivelatore a strati concentrici § Gruppi di canali accorpati in bin: riduzione granularità § Ad ogni evento particolari sequenze di bin colpiti (pattern) § Confronto tra lista dei bin e banca di pattern precalcolati § Selezione delle presunte tracce (road) § Fit, tramite FPGA, degli hit presenti nelle road e trasmissione dati ad HLT Sottocornola Simone 32
Canale Bin § Geometria del rivelatore a strati concentrici § Gruppi di canali accorpati in bin: riduzione granularità § Ad ogni evento particolari sequenze di bin colpiti (pattern) § Confronto tra lista dei bin e banca di pattern precalcolati § Selezione delle presunte tracce (road) § Fit, tramite FPGA, degli hit presenti nelle road e trasmissione dati ad HLT Sottocornola Simone 33
Canale Bin § Geometria del rivelatore a strati concentrici § Gruppi di canali accorpati in bin: riduzione granularità § Ad ogni evento particolari sequenze di bin colpiti (pattern) § Confronto tra lista dei bin e banca di pattern precalcolati § Selezione delle presunte tracce (road) § Fit, tramite FPGA, degli hit presenti nelle road e trasmissione dati ad HLT Sottocornola Simone 34
Puoi anche leggere